



THIẾT KẾ LUẬN LÝ SỐ

CHƯƠNG 1: MẠCH TUẦN TỰ



NỘI DUNG

1.1. SR Latch

1.2. Gated SR Latch.

1.3. Gated D Latch

1.4. Các loại Flip-Flop

1.5. Phân tích mạch tuần tự

1.6. Mô hình máy trạng thái hữu hạn

1.7. Tổng hợp mạch tuần tự



1.1. SR Latch

1.2. Gated SR Latch.

1.3. Gated D Latch

1.4. Các loại Flip-Flop

1.5. Phân tích mạch tuần tự


1.6. Mô hình máy trạng thái hữu hạn

1.7. Tổng hợp mạch tuần tự



Chương 1: Các thiết bị tuần tự

1.5. Phân tích mạch tuần tự






1.5 Phân tích mạch tuần tự

- **Phương trình kích thích:** biểu thức Boolean của đầu vào của FF.
- Phương trình trạng thái kế tiếp: biểu thị giá trị tiếp theo của đầu ra của FF (Q).
- Bảng trạng thái kế tiếp: đưa ra giá trị tiếp theo của đầu ra của FF cho từng giá trị đầu vào và trạng thái của FF.
- Phân tích mạch tuần tự là một quy trình tạo ra bảng trạng thái kế tiếp, sơ đồ trạng thái và sơ đồ thời gian từ sơ đồ logic của mạch.
- Phân tích trả lời cho các câu hỏi:
 - Trạng thái tiếp theo là gì?
 - Đầu ra là gì?
 - Chức năng của mạch là gì?

1.5 Phân tích mạch tuần tự

- **Ví dụ:** Bộ đếm Modulo-4
- **Bài toán:** Lập bảng trạng thái và sơ đồ trạng thái của mạch tuần tự được biểu diễn bằng sơ đồ dưới đây.



Bước 1

$$D_0 = Cnt \oplus Q_0 = Cnt' Q_0 + Cnt Q_0'$$

$$D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

Excitation equation

$$Q_0(next) = D_0 = Cnt' Q_0 + Cnt Q_0'$$

$$Q_1(next) = D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

Next-state equation

Note: D-FF $\rightarrow Q_{next} = D$

1.5 Phân tích mạch tuần tự


- **Ví dụ:** Bộ đếm Modulo-4
- **Bài toán:** Lập bảng trạng thái và sơ đồ trạng thái của mạch tuần tự được biểu diễn bằng sơ đồ dưới đây.

Bước 2

Next-state equation		
PRESENT STATE Q_1Q_0	NEXT STATE $Q_1(next) \ Q_0(next)$	
	Cnt=0	Cnt=1
0 0	0 0	0 1
0 1	0 1	1 0
1 0	1 0	1 1
1 1	1 1	0 0


State table

Bước 3




1.5 Phân tích mạch tuần tự

- **Ví dụ:** Bộ đếm Modulo-4
- **Bài toán:** Lập bảng trạng thái và sơ đồ trạng thái của mạch tuần tự được biểu diễn bằng sơ đồ dưới đây.



1.5 Phân tích mạch tuần tự

- Các bước phân tích mạch tuần tự






1.5 Phân tích mạch tuần tự

- Bài Tập

- Tính giá trị frequency và duty-cycle. Khi biết các giá trị của độ rộng xung clock (clock's width) và chu kì xung clock (clock's period):
 - 5ns & 20ns
 - 10ns & 100ns
- Dùng D flip-flop thiết kế cho mạch đếm tuần tự có chu trình đếm như sau: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0, ...
- Dùng T flip-flop thiết kế cho mạch đếm tuần tự có chu trình đếm như sau: 0, 1, 3, 6, 7, 0, ...

Chương 1: Các thiết bị tuần tự

1.6. Mô hình máy trạng thái hữu hạn




1.6 Mô hình máy trạng thái hữu hạn

- Máy trạng thái hữu hạn (FSM) có thể được định nghĩa một cách trừu tượng là bộ năm (một bộ gồm năm thứ)

$\langle S, I, O, f, h \rangle$

- Trong đó S , I và O tương ứng là một tập hợp trạng thái, tập hợp đầu vào và tập hợp đầu ra
- f và h đại diện cho trạng thái tiếp theo và các hàm đầu ra.
- $f: S \times I \rightarrow S$
- $h: S \times I \rightarrow O$ (*Mealy-type*)
 $S \rightarrow O$ (*Moore-type*)
- $S = Q_1 \times Q_2 \times \dots \times Q_m$
- $I = A_1 \times A_2 \times \dots \times A_k$
- $O = Y_1 \times Y_2 \times \dots \times Y_n$



1.6 Mô hình máy trạng thái hữu hạn

- Mô hình FSM của bộ đếm modulo-4 (Moore)

$$D_0 = Cnt \oplus Q_0 = Cnt' Q_0 + Cnt Q_0'$$


$$D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

Excitation equation

$$Q_0(next) = D_0 = Cnt' Q_0 + Cnt Q_0'$$

$$Q_1(next) = D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

Next-state equation



1.6 Mô hình máy trạng thái hữu hạn

- Mô hình FSM của bộ đếm modulo-4 (Moore)

$$D_0 = Cnt \oplus Q_0 = Cnt' Q_0 + Cnt Q_0'$$

$$D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

Excitation equation

$$Q_0(next) = D_0 = Cnt' Q_0 + Cnt Q_0'$$

$$Q_1(next) = D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

Next-state equation

PRESENT STATE $Q_1 Q_0$	NEXT STATE $Q_1(next) Q_0(next)$	
	Cnt=0	Cnt=1
0 0	0 0	0 1
0 1	0 1	1 0
1 0	1 0	1 1
1 1	1 1	0 0

State table

PRESENT STATE	NEXT STATE ($S \times I \rightarrow S$)		OUTPUTS ($S \rightarrow O$)
	i_0	i_1	
S_0	S_0	S_1	O_0
S_1	S_1	S_2	O_0
S_2	S_2	S_3	O_0
S_3	S_3	S_0	O_1

FSM model of modulo-4 counter

1.6 Mô hình máy trạng thái hữu hạn

- Mô hình FSM của bộ đếm modulo-4 (Mealy)

$$D_0 = Cnt \oplus Q_0 = Cnt' Q_0 + Cnt Q_0'$$

$$D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$


Excitation equation

$$Q_0(\text{next}) = D_0 = Cnt' Q_0 + Cnt Q_0'$$

$$Q_1(\text{next}) = D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

$$Y = Cnt Q_0 Q_1$$

Next-state and output equations



1.6 Mô hình máy trạng thái hữu hạn

- Mô hình FSM của bộ đếm modulo-4 (Mealy)

$$D_0 = Cnt \oplus Q_0 = Cnt' Q_0 + Cnt Q_0'$$

$$D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

Excitation equation

$$Q_0(next) = D_0 = Cnt' Q_0 + Cnt Q_0'$$

$$Q_1(next) = D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

$$Y = Cnt Q_0 Q_1$$

Next-state and output equations

PRESENT STATE	NEXT STATE(SxI→S)/ OUTPUT(SxI→ O)	
	i_0	i_1
S_0	S_0/O_0	S_1/O_0
S_1	S_1/O_0	S_2/O_0
S_2	S_2/O_0	S_3/O_0
S_3	S_3/O_0	S_0/O_1


FSM model of modulo-4 counter

PRESENT STATE $Q_1 Q_0$	NEXT STATE /OUTPUTS $Q_1(next) Q_0(next)/Y$	
	Cnt=0	Cnt=1
0 0	0 0 / 0	0 1 / 0
0 1	0 1 / 0	1 0 / 0
1 0	1 0 / 0	1 1 / 0
1 1	1 1 / 0	0 0 / 1

State and output table


1.6 Mô hình máy trạng thái hữu hạn

- Hiện thực FSM cho mô hình Moore




1.6 Mô hình máy trạng thái hữu hạn

- Hiện thực FSM cho mô hình Mealy




1.6 Mô hình máy trạng thái hữu hạn

- Quy trình tổng hợp cho mạch tuần tự





1.6 Mô hình máy trạng thái hữu hạn

- Ví dụ: Bộ đếm lên xuống Modulo-3
- Bài toán: Rút ra sơ đồ trạng thái của bộ đếm theo modulo-3 lên/xuống.
- Bộ đếm có hai đầu vào: kích hoạt đếm (C) và hướng đếm (D). Khi $C = 1$, bộ đếm sẽ đếm theo hướng được chỉ định bởi D và nó sẽ dừng đếm khi $C = 0$.
- Bộ đếm sẽ đếm lên khi $D=0$ và đếm xuống khi $D=1$.
- Bộ đếm có một đầu ra Y sẽ được xác nhận khi bộ đếm:
 - đạt 2 trong khi đếm ngược
 - hoặc đạt 0 trong khi đếm lên.




1.6 Mô hình máy trạng thái hữu hạn



Sơ đồ trạng thái của bộ đếm lên/xuống modulo 3

1.6 Mô hình máy trạng thái hữu hạn



Sơ đồ trạng thái của bộ đếm lên/xuống modulo 3